Fabrication de transistors mono-électroniques en silicium pour le traitement classique et quantique de l'information: une approche nanodamascène

Abstract

Les transistors mono-électroniques (SETs) sont des dispositifs ayant un grand potentiel d'applications, comme la détection de charge ultra-sensible, la logique à basse consommation de puissance, la mémoire ou la métrologie. De plus, la possibilité de piéger un seul électron et de manipuler son état de spin pourrait permettre des applications en informatique quantique. Le silicium est un matériau intéressant pour fabriquer l'îlot d'un SET. Son gap semi-conducteur permet le fonctionnement du dispositif dans le régime à un seul électron ou trou et pourrait permettre d'étendre la plage d'opération du SET en température en augmentant l'énergie d'addition du diamant central de la valeur du gap. En outre, le silicium bénéficie de plus de quarante années d'expertise en microfabrication et d'une compatibilité avec la technologie métal–oxyde–semi-conducteur complémentaire (CMOS). Cependant, la fabrication de ces dispositifs fait face à de sérieuses limitations à cause de la taille nanométrique requise pour l'îlot. À ce jour, les procédés de fabrication proposés permettant l'opération à la température ambiante sont trop peu reproductibles pour permettre des applications à grande échelle.

Dans ce mémoire de maîtrise, la fabrication de transistors mono-électroniques en silicium (Si-SETs) pour le traitement classique et quantique de l'information est réalisée avec un procédé nanodamascène. Le polissage chimico-mécanique (CMP) est introduit comme étape clef de la fabrication du transistor, permettant le contrôle au nanomètre près (nanodamascène) de l'épaisseur du transistor. Cet outil permet la fabrication de dispositifs ayant une géométrie auparavant impossible à réaliser et ouvre la porte à l'innovation technologique. De plus, un procédé de gravure du silicium par plasma à couplage inductif (ICP) est développé pour permettre la fabrication de nanostructures de silicium sur une nanotopographie alliant le nano et le 3D.

Les Si-SETs fabriqués sont caractérisés à basse température et démontrent du blocage de Coulomb avec une énergie de charge de plus de 100 meV, soit quatre fois la température ambiante. De plus, le régime à un seul électron et les effets quantiques du confinement dans ce régime sont observés. Pour la première fois, le gap complet du silicium et les premiers diamants sont mesurés sur un dispositif fabriqué avec un procédé reproductible et industrialisable. Le diamant central voit son énergie d'addition augmentée de la valeur du gap du silicium, pour un total de plus de 1200 meV, soit 46 fois la température ambiante. Cette caractéristique pourrait ouvrir la porte à des applications en logique basse puissance dans un mode de transport à plusieurs électrons laissant circuler dix fois plus de courant dans l'état ouvert, tout en conservant le bas courant dans l'état fermé d'un SET.

Mots clefs : transistor mono-électronique, silicium, opération à température ambiante, logique basse puissance, informatique quantique, nanoélectronique, polissage chimico-mécanique, gravure plasma, nanofabrication.

Abstract (AI English translation)

Information popover about translation disclaimer

Single-electronic transistors (SETs) are devices with great potential for applications, such as ultra-sensitive charge detection, low-power logic, memory or metrology. Additionally, the ability to trap a single electron and manipulate its spin state could enable applications in quantum computing. Silicon is an interesting material for manufacturing the island of an SET. Its semiconductor gap allows the device to operate in the single electron or hole regime and could extend the operating range of the SET in temperature by increasing the addition energy of the central diamond by the value of the gap. . Additionally, silicon benefits from over forty years of microfabrication expertise and compatibility with complementary metal–oxide–semiconductor (CMOS) technology. However, the fabrication of these devices faces serious limitations due to the nanometer size required for the island. To date, the proposed manufacturing processes allowing operation at room temperature are too poorly reproducible to allow large-scale applications.

In this master's thesis, the fabrication of silicon mono-electronic transistors (Si-SETs) for classical and quantum information processing is carried out with a nanodamascene process. Chemical-mechanical polishing (CMP) is introduced as a key step in transistor manufacturing, allowing nanometer-level control (nanodamascene) of the thickness of the transistor. This tool allows the manufacturing of devices with geometry previously impossible to achieve and opens the door to technological innovation. In addition, a silicon etching process using inductively coupled plasma (ICP) is developed to enable the fabrication of silicon nanostructures on a nanotopography combining nano and 3D.

The fabricated Si-SETs are characterized at low temperatures and demonstrate Coulomb blocking with a charge energy of more than 100 meV, or four times the ambient temperature. Furthermore, the single-electron regime and the quantum effects of confinement in this regime are observed. For the first time, the full silicon gap and the first diamonds are measured on a device manufactured with a reproducible and industrializable process. The central diamond sees its addition energy increased by the value of the silicon gap, for a total of more than 1200 meV, or 46 times the ambient temperature. This characteristic could open the door to low-power logic applications in a multi-electron transport mode allowing ten times more current to flow in the open state, while retaining the low current in the closed state of an SET.

Key words: single-electronic transistor, silicon, room temperature operation, low-power logic, quantum computing, nanoelectronics, chemical-mechanical polishing, plasma etching, nanofabrication.